第16章 提取逻辑综合软件（1 / 4）

随着九韶科技公司开始运行，系统也出现任务完成的提示：

恭喜宿主完成九韶科技运行的任务，请接受奖励，寿命+1年。

接着系统也发布了新的任务：

一个礼拜内，完成逻辑综合软件设计，完成奖励，寿命+1年。

随着系统任务发布完成，王芯手中也多了两大本厚重的书。

王芯分别看了一下，《eda逻辑综合软件设计》，《eda逻辑综合库》。

这一次居然是两本厚达两千页的白皮书。

王芯知道，eda软件中的逻辑综合，是整个系列软件中至关重要的一个环节。

所谓逻辑综合，简单来说，就是将之前在eda设计输入阶段，用特殊的编程语言（vhdlvisualhardaredescriptionlanguage，可视化的硬件描述语言，类似于c语言写就的程序转换成真实的电路图。

这个电路图的专业术语叫门级网表。

简单的举个例子。

比如我们需要一个能够控制灯泡开关的电路，那么在设计输入阶段，可以编写程序：

生成

'灯泡控制'。

到了逻辑综合的时候，则是自动生成一个实际的灯泡控制的电路图。

当然，实际的转化过程会比这个复杂的多。

在自动生成门级网表的过程中，会进行各种各样的约束。

比如线路图的面积大小，负载大小，时钟约束等。

这些约束的参数并不是拍脑袋得来，也不是在实验室里就能计算出来的。